論文
公開件数:124件
No. 種別 査読の有無 標題 単著・共著区分 著者 誌名 巻号頁 出版日 ISSN DOI URL
1 一般論文

Cluster-based Content Distribution Integrating LTE and IEEE 802.11p with Fuzzy Logic and Q-learning
共著
Celimuge Wu, Tsutomu Yoshinaga, Xianfu Chen, Lin Zhang, and
Yusheng Ji
IEEE Computational Intelligence Magazine
to appear
2018/02



2 一般論文

Scalable Photonic Networks-on-Chip Architecture Based on a Novel Wavelength-Shifting Mechanism
共著
A. Ben Ahmed, Tsutomu Yoshinaga, A. Ben Abdallah
IEEE Transactions on Emerging Topics in Computing
to appear
2017

10.1109/TETC.2017.2737016

3 一般論文

Pipelined Parallel Join and Its FPGA-Based Acceleration
共著
Masato YOSHIMI, Yasin OGE, and Tsutomu YOSHINAGA
ACM Transactions on Embedded Computing Systems
to appear
2017



4 一般論文

Color-based Cooperative Cache and its Routing Scheme for Telco-CDNs

Takuma Nakajima, Masato Yoshimi, Celimuge Wu and Tsutomu Yoshinaga
IEICE Trans. on Information and Systems
E100-D/ 12, 2847-2856
2017/12



5 一般論文

Multihop Data Delivery Virtualization for Green Decentralized IoT
共著
Lifeng Zhang, Celimuge Wu, Tsutomu Yoshinaga, Xianfu Chen,
Tutomu Murase, and Yusheng Ji
Wireless Communications and Mobile Computing
2017/ 9805784, 9 pages-
2017/12/26

10.1155/2017/9805784

6 一般論文

A Reinforcement Learning-based Data Storage Scheme for Vehicular Ad Hoc Networks
共著
Celimuge Wu, Tsutomu Yoshinaga, Yusheng Ji, Tutomu Murase, and Yan Zhang
IEEE Transactions on Vehicular Technology
66/ 7, 6336-6348
2017/07/01

10.1109/TVT.2016.2643665

7 一般論文

A Cooperative Forwarding Scheme for VANET Routing Protocols
共著
Celimuge Wu, Yusheng Ji, and Tsutomu Yoshinaga
ZTE Communications
14/ 3, 13-21
2016/08/25
1673-5188
10.399/j
URL
8 一般論文

Design and Evaluation of a Configurable Query Processing Hardware for Data Streams
共著
Yasin OGE, Masato YOSHIMI, Takefumi MIYOSHI, Hideyuki KAWASHIMA, Hidetsugu IRIE, and Tsutomu YOSHINAGA
IEICE Transactions on Information and Systems
Vol.E98-D/ 12, 2207-2217
2015/12/01

10.1587/transinf.2015EDP7203

9 一般論文

Packet Size-aware Broadcasting in VANETs with Fuzzy Logic and RL-based Parameter Adaptation
共著
Celimuge Wu, Xianfu Chen, Yusheng Ji, Fuqiang Liu, Satoshi Ohzahata, and Tsutomu Yoshinaga
IEEE Access
3, 2481-2491
2015/11/23
2169-3536
10.1109/ACCESS.2015.2502949

10 一般論文

クラウド環境における計算資源の動的共有手法の提案と評価
共著
中島拓真, 吉見真聡, 入江英嗣, 吉永努
電子情報通信学会論文誌D
J98-D/ 8, 1142-1150
2015/08/05

10.14923/transinfj.2014JDP7123

11 一般論文

UDU-L:レーザポインティングによる柔軟なデバイス接続手法

小木 真人, 大木 裕太, 吉永 努, 入江 英嗣
電子情報通信学会論文誌
Vol. J97-D/ No.1, 155-164
2014/01



12 一般論文

A Fully Optical Ring Network-on-Chip with Static and Dynamic
Wavelength Allocation

Ahmadou Dit ADI CISSE, Michihiro KOIBUCHI, Masato YOSHIMI, Hidetsugu IRIE, and Tsutomu YOSHINAGA
IEICE Trans. on Information and Systems
E96-D/ 12, 2545-2555
2013/12



13 一般論文

FLAT: MPIを埋め込み可能なGPUプログラミングフレームワーク

島圭吾, 吉見真聡, 三好健文, 近藤正章, 入江英嗣, 本多弘樹, 吉永努
情報処理学会論文誌コンピューティングシステム
6/ 4, 105-116
2013/10



14 一般論文

配線アクティビティを考慮した3次元積層プロセッサ向けフロアプランナー

入江英嗣,稲場朋大,放地宏佳,藤原大輔,眞島一貴,吉見真聡,吉永努
情報処理学会ACS論文誌
6/ 3, 131-145
2013/09/25



15 一般論文

Using Cache Reuse Characteristics for Prefetcher Throttling

Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI, Tsutomu YOSHINAGA
IEICE Trans. on Information and Systems
E95-D/ 12, 2928-2938
2012/12



16 一般論文

Design and Implementation of a Handshake Join Architecture on FPGA

Oge Yasin, Takefumi MIYOSHI, Hideyuki Kawashima, Tsutomu Yoshinaga
IEICE Trans. on Information and Systems
E95-D/ 12, 2919-2927
2012/12



17 一般論文

Computation-Communication Overlap of Linpack on a GPU-accelerated PC Cluster

J. Ohmura, T.Miyoshi, H.Irie, and T. Yoshianga
IEICE Trans. on Information and Systems
E94-D/ 12, 2319-2327
2011/12



18 一般論文

ウィンドウ結合演算子の FPGAによる実現

三好健文 寺田裕太 川島英之 吉永努
電子情報通信学会 論文誌B
J94-B/ 10, 1313-1322
2011/10



19 一般論文

An Efficient Path Setup for a Hybrid Photonic Network-on-Chip

C. A. D. Adi, H. Matsutani, M. Koibuchi, H. Irie, T. Miyoshi, and T. Yoshinaga
International Journal of Networking and Computing
1/ 2, 244-259
2011/07



20 一般論文

ストリーム処理エンジン向け動的再構成可能プロセッサアーキテクチャの設計

三好健文 寺田裕太 川島英之 吉永努
情報処理学会データベーストランザクション
4/ 2, 35-51
2011/07



21 一般論文

Prediction Router: A Low-Latency On-Chip Router Architecture with Multiple Predictors

Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga
IEEE Transactions on Computers
60/ 6, 783-799
2011/06



22 一般論文

仮想リモートレプリケーションによる3拠点ストレージシステム制御方式

牧晋広,平岩友理,今津剛行,吉永努
情報処理学会論文誌
52/ 2, 1-13
2011/02



23 一般論文

低遅延オンチップネットワークのための予測ルータの評価

松谷宏紀、鯉渕道絋、天野英晴、吉永努
情報処理学会論文誌コンピューティングシステム
2/ 3, 26-38
2009/09



24 一般論文

ルールベースアクセス制御機能を持つDLNA情報家電の遠隔共有支援機構

武藤大悟,吉永努
情報処理学会論文誌
49/ 12, 3985-3996
2008/12



25 一般論文

耐故障・適応デッドロック回復ルーティングのためのネットワーク再構成プロトコル

吉永努,西村康彦
電子情報通信学会論文誌
91-D/ 12, 2881-2891
2008/12



26 一般論文

予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究

鯉渕道絋、吉永努、村上弘和、松谷宏紀、天野英晴
情報処理学会論文誌ACS23
1/ 2, 59-69
2008/08



27 一般論文

2-Dトーラスネットワークにおける動的通信予測による低遅延化

吉永 努,村上 弘和,鯉渕 道絋
情報処理学会論文誌
1/ 1 (ACS22), 28-39
2008/05



28 一般論文

The QC-2 Parallel Queue Processor Architecture

B.A. Abderazek, A. Canedo, T. Yoshinaga, and M. Sowa
Journal of Parallel and Distributed Computing
68/ 2, 235-245
2008/02



29 一般論文

High-Level Modeling and FPGA Prototyping of Produced Order Parallel Queue Processor Core

Ben A. Abderazek, Tsutomu Yoshinaga, Masahiro Sowa
The Journal of Supercomputing
38/ 1, 3-15
2006/10



30 一般論文

Improving Linpack Performance on SMP Clusters with Asynchronous MPI Programming

Ta Quoc Viet, Tsutomu Yoshinaga
IPSJ Trans. ACS
47/ SIG 12 (ACS 15), 340-348
2006/09



31 一般論文

Parallel Queue Processor Architecture Based on Produced Order Computation Model

Masahiro Sowa, Ben A. Abderazek, Tsutomu Yoshinaga
The Journal of Supercomputing, Springer Science+Business Media Inc.
32/ 3, 217-229
2005/06



32 一般論文

Construction of Hybrid MPI-OpenMP Solutions for SMP Clusters

Ta Quoc Viet, Tsutomu Yoshinaga, Ben A. Abderazek, Masahiro Sowa
Transactions on Advanced Computing Systems
46/ ACS8, 25-37
2005/01



33 一般論文

耐故障性を考慮した k-ary n-cube 用デッドロック回復ルーティング

吉永努, 細越洋行, 曽和将容
情報処理学会ACS論文誌
45/ SIG 11(ACS7), 408-419
2004/10



34 一般論文

受信メッセージ予測法によるMPI受信処理の高速化

岩本善行, 足立涼子,大津金光, 吉永努, 馬場敬信
情報処理学会論文誌
42/ 4, 812-820
2001/04



35 一般論文

仮想チャネル数と動作周波数を考慮した適応ルータの性能評価

堀田真貴, 吉永努, 大津金光, 馬場敬信
情報処理学会論文誌
42/ 4, 714-723
2001/04



36 一般論文

Design, Implementation and Evaluation of a Parallel Object-Oriented Language A-NETL

Takanobu Baba, Tsutomu Yoshinaga, Yoshiyuki Iwamoto, Kanemitsu Ootsu
Parallel and Distributed Computing Practices
3/ 2, 199-219
2000



37 一般論文

受信メッセージ予測方式の検討
共著
岩本善行,大津金光,吉永 努,馬場敬信
情報処理学会論文誌
41/ 09, 2582-2591
2000/09



38 一般論文

Recover-X適応ルーティング

吉永 努,林 匡哉,堀田真貴,中村さゆり,大津金光,馬場敬信
情報処理学会論文誌
41/ 5, 1360-1369
2000/05



39 一般論文

A Parallel Navigation Algorithm with Dynamic Load Balancing for OODBMSs

L. Mutenda, T. Baba, T. Yoshinaga and K. Ootsu
Trans. on IPSJ Database Systems
40/ SIG5(TOD2), 29-42
1999



40 一般論文

並列オブジェクト指向言語A-NETLの実現とその評価

馬場敬信, 吉永努, 岩本善行, 斎藤宣人,S. Numprasertchai
情報処理学会論文誌
40/ 9, 3554-3563
1999



41 一般論文

A-NET マルチコンピュータにおける仮想時間を用いた性能評価法とその実現

岩本善行, 阿部大輝,大津金光, 吉永努, 馬場敬信
情報処理学会論文誌
40/ 5, 1947-1957
1999



42 一般論文

適応ルータの出力チャネル選択における優先次元指定の効果

吉永努, 林匡哉, 堀田真貴, 山口喜教, 大津金光, 馬場敬信
情報処理学会 論文誌
40/ 5, 1958-1967
1999



43 一般論文

メッセージ転送処理の高速化法とその評価

岩本善行, 澤田東, 阿部大輝, 澤田康雄, 大津金光, 吉永努, 馬場敬信
情報処理学会論文誌
39/ 6, 1663-1671
1998



44 一般論文

A-NETマルチコンピュータのシステム性能評価

吉永努, 澤田東, 廣田守, 阿部大輝, 岩本善行, 馬場敬信
電子情報通信学会 論文誌
J81-D-I/ 4, 368-376
1998



45 一般論文

並列オブジェクト指向言語A-NETLの高並列計算機への実装

吉永努, 馬場敬信, S. Numprasertchai
電子情報通信学会論文誌
J80-D-I/ 9, 787-790
1997



46 一般論文

並列オブジェクト指向トータルアーキテクチャA-NETのノードプロセッサ

吉永努,馬場敬信
電子情報通信学会 論文誌
J79-D-I/ 2, 60-68
1996



47 一般論文

並列オブジェクト指向言語A-NETLのイベントベースデバッギング
システム

馬場敬信, 古谷泰重, 吉永努
信学論 (D-I)
J79-D-I/ 6, 331-340
1996/06



48 一般論文

A Declarative Synchronization Mechanism for Parallel Object-Oriented Computation

Takanobu Baba, Norihito Saitoh, Takahiro Furuta, Hiroshi Taguchi, Tsutomu Yoshinaga
IEICE Trans. on Information and Systems
E78-D/ 8, 969-981
1995



49 一般論文

トポロジカルなプログラミングが可能な並列オブジェクト指向言語A-NETL

吉永努, 馬場敬信
電子情報通信学会 論文誌
J77-D-I/ 8, 557-566
1994



50 一般論文

並列オブジェクト指向トータルアーキテクチャA-NETのためのトポロジ独立なルータの構成

吉永努, 馬場敬信
情報処理学会論文誌
34/ 4, 648-657
1993/04



51 一般論文

並列オブジェクト指向トータルアーキテクチャA-NETにおける
言語とアーキテクチャの統合

馬場敬信, 吉永努
信学論
J75-D-I/ 8, 563-574
1992/08



52 一般論文

A Local Operating System for the A-NET Parallel Object-Oriented Computer

Tsutomu Yoshinaga, Takanobu Baba
Journal of Information Processing
14/ 4, 414-422
1992/04



53 一般論文

MUNAP上の拡張L6言語を用いた3次元色彩図形処理

馬場敬信,加賀谷学,吉永努,鈴木伸二,山崎勝弘,奥田健三
信学論
J73-D-I/ 1, 9-17
1990/01



54 国際会議プロシーディングス等

Cooperative Content Delivery in Vehicular Networks with Integration of Sub-6 GHz and mmWave
共著
Celimuge Wu, Tsutomu Yoshinaga, and Yusheng Ji
Proc. of the IEEE Global Communications Conference Workshops
6 pages-
2017/12/04



55 国際会議プロシーディングス等

A Light-weight Cooperative Caching Strategy by D2D Content Sharing
共著
Takayuki Shiroma, Takuma Nakajima, Celumuge Wu, and Tsutomu Yoshinaga
Proc. of the Fifth International Symposium on Computing and Networking (CANDAR 2017)
159-165
2017/11/20



56 国際会議プロシーディングス等

V2R Communication Protocol Based on Game Theory Inspired Clustering
共著
Celimuge Wu, Tsutomu Yoshinaga, and Yusheng Ji
Proc. of IEEE 86th Vehicular Technology Conference (VTC2017-Fall)
1-5
2017/09/24



57 国際会議プロシーディングス等

DTN-based Vehicular Cloud for Post-disaster Information Sharing
共著
Celimuge Wu, Tsutomu Yoshinaga, and Yusheng Ji
Proc. of the Wireless Days 2017
167-172
2017/03/29



58 国際会議プロシーディングス等

A Light-weight Content Distribution Scheme for Cooperative Caching in Telco-CDNs

Takuma Nakajima, Masato Yoshimi, Celimuge Wu and Tsutomu Yoshinaga
Proc. of the Fourth International Symposium on Computing and Networking (CANDAR 2016)
126-132
2016/11/23

10.1109/CANDAR.2016.93

59 国際会議プロシーディングス等

Accelerating BLAST Computation on an FPGA-enhanced PC Cluster

Masato Yoshimi, Yasin Oge, Celimuge Wu and Tsutomu Yoshinaga
Proc. of the Fourth International Symposium on Computing and Networking (CANDAR 2016)
67-76
2016/11/23

10.1109/CANDAR.2016.102

60 国際会議プロシーディングス等

Context-aware Unified Routing for VANETs Based on Virtual Clustering
共著
Celimuge Wu, Tsutomu Yoshinaga, and Yusheng J
Proc. of the 2nd International Workshop on Vehicular Networking and Intelligent Transportation systems (VENITS'16)
281-286
2016/09/04



61 国際会議プロシーディングス等

Reinforcement Learning-based Data Storage Scheme in Vehicular Ad Hoc Networks
共著
Celimuge Wu, Tsutomu Yoshinaga, Yusheng Ji, Tutomu Murase, Yan Zhang
Proc. of the IEEE International Conference on Communications (ICC) 2016
718-723
2016/05/24



62 国際会議プロシーディングス等

An Efficient Cache Grouping Strategy for Multinode Cache Networks
共著
Takayuki Shiroma, Takuma Nakajima, Kouta Nojima, Masato Yoshimi, and Tsutomu Yoshinaga
Proc. of the 8th International Workshop on Autonomous Self-Organizing Networks (ASON'15)
295-298
2015/12/08



63 国際会議プロシーディングス等

Accelerating OLAP workload on interconnected FPGAs with Flash storage
共著
Masato Yoshimi, Ryu Kudo, Yasin Oge, Yuta Terada, Hidetsugu Irie, and Tsutomu Yoshinaga
Proc. of the 2nd International Workshop on Computer Systems and Architectures (CSA'14)
440-446
2014/12/11



64 国際会議プロシーディングス等

An FPGA-based Tightly Coupled Accelerator for Data-Intensive Applications
共著
Masato Yoshimi, Ryu Kudo, Yasin Oge, Yuta Terada, Hidetsugu Irie, Tsutomu Yoshinaga
Proc. of the 2014 IEEE 8th International Symposium on Embedded Multicore/Manycore SoCs (MCSoC)
289-296
2014/09/24


URL
65 国際会議プロシーディングス等

An Efficient and Scalable Implementation of Sliding-Window Aggregate Operator on FPGA
共著
Yasin Oge, Masato Yoshimi, Takefumi Miyoshi, Hideyuki Kawashima, Hidetsugu Irie, and Tsutomu Yoshinaga
Proc. of the First International Symposium on Computing and Networking (CANDAR 2013)
112-121
2013/12



66 国際会議プロシーディングス等

Sharing Computing Resources with Virtual Machines by Transparent Data Access

Takuma Nakajima, Masato Yoshimi, Hidetsugu Irie, and Tsutomu Yoshinaga
Proc. of the 1st International Workshop on Computer Systems and Architectures (CSA)
359-365
2013/12



67 国際会議プロシーディングス等

Wire-Speed Implementation of Sliding-Window Aggregate Operator over Out-of-Order Data Streams
共著
Yasin Oge, Masato Yoshimi, Takefumi Miyoshi, Hideyuki Kawashima, Hidetsugu Irie, and Tsutomu Yoshinaga
Proc. of 7th IEEE Int. Sympo. on Embedded Multicore SoCs (MCSoC-13)
55-60
2013/09



68 国際会議プロシーディングス等

A fast handshake join implementation on FPGA with adaptive merging network

Yasin Oge, Takefumi Miyoshi, Hideyuki Kawashima, Tsutomu Yoshinaga
25th International Conference on Scientific and Statistical Database Management (SSDBM 2013)
No.44 (4 pages)-
2013/07



69 国際会議プロシーディングス等

Variable Color Environment System using Heart Rate Variability

Naoko Kanda, Daiki Sakuma, Masato Yoshimi, Tsutomu Yoshinaga,
and Hidetugu Irie
Proc. of the 2013 International Conference on Bioinformatics & Computational Biology (BIOCOMP'13)
1-BIOCOMP-6-
2013/07



70 国際会議プロシーディングス等

A Real Time Gait Improvement Tool Using a Smartphone

Hirotaka Kashihara, Hiroki Shimizu, Hiroyoshi Houchi, Masato Yoshimi, Tsutomu Yoshinaga and Hidetsugu Irie
Proceedings of the 4th Augmented Human International Conference (AH13)
243-
2013/03



71 国際会議プロシーディングス等

STRAIGHT: Realizing a Lightweight Large Instruction Window by using Eventually Consistent Distributed Registers

Hidetsugu Irie, Daisuke Fujiwara, Kazuki Majima and Tsutomu Yoshinaga
Proc. of the International Workshop on Challenges on Massively Parallel Processors (CMPP)
336-342
2012/12



72 国際会議プロシーディングス等

Parallel Numerical Simulation of Visual Neurons for Analysis of Optical Illusion

Akira Egashira, Shunji Satoh, Hidetsugu Irie and Tsutomu Yoshinaga
Proc. of the 3rd International Conference on Networking and Computing (ICNC 2012)
130-136
2012/12



73 国際会議プロシーディングス等

Design and Implementation of a Merging Network Architecture for Handshake Join Operator on FPGA

Oge Yasin, Takefumi MIYOSHI, Hideyuki Kawashimay, Tsutomu Yoshinaga
Proc. of 6th IEEE Int. Sympo. on Embedded Multicore SoCs (MCSoC-12)
84-91
2012/09



74 国際会議プロシーディングス等

Throttling Control for Bufferless Routing in On-Chip Networks

Yicheng Guan, CISSE AHMADOU DIT ADI, Takefumi Miyoshi, Michihiro Koibuchi, Hidetsugu Irie and Tsutomu Yoshinaga
Proc. of 6th IEEE Int. Sympo. on Embedded Multicore SoCs (MCSoC-12)
37-44
2012/09



75 国際会議プロシーディングス等

A Token-based Fully Photonic Network-on-Chip with Dynamic Wavelength Allocation

P. Qiu, C.A.D. Adi, H. Irie, T. Yoshinaga
Proc. of the International Workshop on Modern Science and Technology (IWMST 2012)
39-44
2012/08



76 国際会議プロシーディングス等

FLAT: A GPU Programming Framework to Provide Embedded MPI

T. Miyoshi, K. Shima, M. Kondo, H. Irie, H. Honda, and T. Yoshinaga
Proc. of the 5th Workshop on General Purpose Processing on Graphics Processing Units (GPGPU-5)
10 pages-
2012/03



77 国際会議プロシーディングス等

CCCPO: Robust Prefetcher Optimization Technique Based on Cache Convection

Hidetsugu IRIE, Takefumi MIYOSHI, Goki HONJO, Kei HIRAKI, Tsutomu YOSHINAGA
Proc. of the 2nd Int. Conf. on Networking and Computing (ICNC'11)
127-133
2011/11



78 国際会議プロシーディングス等

An implementation of Handshake Join on FPGA

Oge Yasin, Takefumi MIYOSHI, Hideyuki Kawashimay, Tsutomu Yoshinaga
Proc. of the 2nd Int. Conf. on Networking and Computing (ICNC'11)
95-104
2011/11



79 国際会議プロシーディングス等

Multi-GPU Acceleration of Optical Flow Computation in Visual Functional Simulation

Junichi Ohmura, Akira Egashira, Shunji Satoh, Takefumi Miyoshi, Hidetsugu Irie and Tsutomu Yoshinaga
Proc. of the 3rd International Workshop on Parallel and Distributed Algorithms and Applications (PDAA)
228-234
2011/11



80 国際会議プロシーディングス等

A Coarse Grain Reconfigurable Processor Architecture for
Stream Processing Engine

Takefumi Miyoshi, Hideyuki Kawashima, Yuta Terada, Tsutomu Yoshinaga
Proc. of 21st International Conference on Field Programmable Logic and Applications
490-495
2011/09



81 国際会議プロシーディングス等

Parallel Matrix-Matrix Multiplication Based on HPL with a GPU-Accelerated PC Cluster

Qin Wang, Junichi Ohmura, Shan Axida, Takefumi Miyoshi, Hidetsugu Irie, Tsutomu Yoshinaga
Proc. of the 2nd International Workshop on Parallel and Distributed Algorithms and Applications (PDAA)
243-248
2010/11



82 国際会議プロシーディングス等

An Efficient Path Setup for a Hybrid Photonic Network-on-Chip

Cisse Ahmadou Dit ADI, Hiroki Matsutani, Michihiro Koibuchi, Hidetsugu Irie, Takefumi Miyoshi and Tsutomu Yoshinaga
Proc. of the 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10)
156-161
2010/11



83 国際会議プロシーディングス等

CODIE: Continuation-based Overlapping Data-transfers with Instruction Execution

Takefumi Miyoshi, Kenji Kise, Hidetsugu Irie, Tsutomu Yoshinaga
Proc. of the First Int. Conf. on Networking and Computing (ICNC'10)
71-77
2010/11



84 国際会議プロシーディングス等

OREX: An Optical Ring with Electrical Crossbar Hybrid Photonic Network-on-Chip

Cisse Ahmadou Dit ADI, Ping Qiu, Takefumi Miyoshi, and Tsutomu YOSHINAGA
Proc. International Workshop on Innovative Architecture for
Future Generation High-Performance Processors and Systems 2010
3-10
2010/03



85 国際会議プロシーディングス等

Prediction Router: Yet Another Low Latency On-Chip Router
Architecture

Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga
Proc. of 15th International Symposium on High-Performance
Computer Architecture (HPCA-15)
367-379
2009/02



86 国際会議プロシーディングス等

Mathematical Model for Multiobjective Synthesis of NoC Architectures

B.A. Ben, M. Akanda, T. Yoshinaga and M. Sowa
Proc. of International Workshop on Embedded Single and Multicore Systems on Chips (MCSoC-07)
CD
2007/09



87 国際会議プロシーディングス等

Impact of Predictive Switching in 2-D Torus Networks

Tsutomu YOSHINAGA, Hirokazu MURAKAMI, Michihiro KOIBUCHI
Proc. of the 10th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems
11-19
2007/01



88 国際会議プロシーディングス等

Scalable Core-Based Methodology and Synthesizable Core for Systematic Design Environment in Multicore SoC

Ben A. Abderazek, Tsutomu Yoshinaga, and Masahiro Sowa
Proc. of the 2006 International Conference on Parallel Processing Workshop
345-352
2006/08



89 国際会議プロシーディングス等

A partial Irregular-Network Routing on Faulty k-ary n-cubes

M. Koibuchi, T. Yoshinaga and Y. Nishimura
Proc. of the 9th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA06)
57-64
2006/01



90 国際会議プロシーディングス等

Predictive Switching in 2-D Torus Routers

T. Yoshinaga, S. Kamakura, M. Koibuchi
Proc. of the 9th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems
65-71
2006/01



91 国際会議プロシーディングス等

Modular design structure and high-level prototyping for novel embedded processor core

Ben A. Abderazek, Sotaro Kawata, Tsutomu Yoshinaga, Masahiro Sowa
Proc. of the 2005 IFIP int. conf. on embedded and ubiquitous Computing (EUC-05)
340-349
2005/12



92 国際会議プロシーディングス等

Asynchronous Parallel Programming Model for SMP Clusters

Ta Quoc Viet, Tsutomu Yoshinaga
Proc. of the IASTED Int. Conf. on Parallel and Distributed Computing Systems (PDCS 2005)
466-070, 6 pages in CD
2005/11



93 国際会議プロシーディングス等

Performance Evaluation of Dynamic Network Reconfiguration using Detour-UD Routing

Tsutomu Yoshinaga, and Yasuhiko Nishimura
Proc. 8th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA'05), IEEE CS
110-118
2005/01



94 国際会議プロシーディングス等

Design of Producer-Order Parallel Queue Processor Architecture

A. Markovskij, B.A. Abderazek, S. Shigeta, T. Yoshinaga, M. Sowa
Proceedings on International Workshop on Modern Science and Technology
25-28
2004/09



95 国際会議プロシーディングス等

High Performance Hybrid Processor Architecture
with Efficient Hardware Usability

Akanda Md. Musfiquzzaman, Ben A. Abderazek, Soichi Shigeta, Tsutomu
Yoshinaga, Masahiro Sowa
Proceedings on International Workshop on
Modern Science and Technology
43-46
2004/09



96 国際会議プロシーディングス等

Theoretical Evaluation of Simultaneous Multithreading Parallel Queue Processor Architecture

Hirotoshi Sasaki,Yoshitomo Okumura,Ben Abderazek,Soichi Shigeta,Tsutomu Yoshinaga,Masahiro Sowa
International Conference on Circuits/Systems, Computers and Communications
6D1L-2-1~4-
2004/07



97 国際会議プロシーディングス等

QJava: Integrate Queue Computational Model into Java

S. Shigeta, L.-Q. Wang, N. Yagishita, B. A. Abderazek, T. Yoshinaga, and M. Sowa
Proc. of the Joint Japan-Tunisia Workshop on Computer Systems and Information Technology (JT-CSIT'04)
60-65
2004/07



98 国際会議プロシーディングス等

Queue Processor for Novel Queue Computing Paradigm Based on Produced Order Scheme

B. A. Abderazek, M. Arsenji, S. Shigeta, T. Yoshinaga, and M. Sowa
Proc. of the International Conference on High Performance Computing and Grid in Asia Pacific Region
169-177
2004/07



99 国際会議プロシーディングス等

Optimization for Hybrid MPI-OpenMP Programs on a Cluster of SMP PCs

Tsutomu Yoshinaga, Ta Quoc Viet
Proc. of the Joint Japan-Tunisia Workshop on Computer Systems and Information Technology (JT-CSIT'04)
28-35
2004/07



100 国際会議プロシーディングス等

Fault-Tolerant Adaptive Deadlock-Recovery Routing
for k-ary n-cube Networks

Tsutomu Yoshinaga, Hiroyuki Hosogoshi, Masahiro Sowa
Proc. 7th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems, IEEE CS
49-58
2004/01



101 国際会議プロシーディングス等

QJAVAC: Queue-Java Compiler Design for High Parallelism Queue Java Bytecode

Li. Qiang Wang, Ben A. Abderazek, Soichi Shigeta, Tsutomu Yoshinaga, Masahiro Sowa
International Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2003)
900-903
2003/07



102 国際会議プロシーディングス等

On the Design of a Register Queue Based Processor Architecture (FaRM-rq)

Ben A. Abderazek, Soichi Shigeta, Tsutomu Yoshinaga, Masahiro Sowa
Proc. International Symposium on Parallel and Distributed Processing and Applications (ISPA03), Lecture Note in Computer Science 2745
248-262
2003/07



103 国際会議プロシーディングス等

Architectural Issues in the Design of a High Performance Parallel Queue Processor

Ben A. Abderazek, Soichi Shigeta, Tsutomu Yoshinaga, Masahiro Sowa
4th Bilateral Symposium on Science & Technology

2003/04



104 国際会議プロシーディングス等

Design and Evaluation of a Fault-Tolerant Adaptive Router for Parallel Computers

Tsutomu Yoshinaga, Hiroyuki Hosogoshi, Masahiro Sowa
Proc. 6th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems, IEEE CS
100-107
2003/01



105 国際会議プロシーディングス等

Proposal and Design of a Parallel Queue Processor Architecture (PQP)

M. Sowa, B. A. Abderazek, S. Shigeta, K. Nikolova, and T. Yoshinaga
Proc. 14th IASTED International Conference on Parallel and Distributed Computing and Systems
554-560
2002/10



106 国際会議プロシーディングス等

High parallelism Java Compiler with Queue Architecture

Li-Qiang Wang, Tsutomu Yoshinaga, Masahiro Sowa
International Workshop on Modern
Science and Technology (IWMST02)
130-135
2002/09



107 国際会議プロシーディングス等

Complexity Analysis of a Functional Assignment Register Microprocessor

Ben A. Abderazek, Soichi Shigeta, Tsutomu Yoshinaga, Masahiro Sowa
International Workshop on Modern
Science and Technology (IWMST2002)
116-123
2002/09



108 国際会議プロシーディングス等

Real-time Medical Diagnosis on a Multiple FPGA-based System

Takashi Yokota, Masamichi Nagafuchi, Yoshito Mekada, Tsutomu Yoshinaga, Kanemitsu Ootsu, Takanobu Baba
12th International Conference on Field Programmable Logic and Applications (FPL2002)
1088-1091
2002/09



109 国際会議プロシーディングス等

A Scalable FPGA-based Custom Computing Machine for a Medical Image Processing

Takashi Yokota, Masamichi Nagafuchi, Yoshito Mekada, Tsutomu Yoshinaga, Kanemitsu Ootsu, and Takanobu Baba
Proc. 10th Annual IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM02)
307-308
2002/04



110 国際会議プロシーディングス等

Design and Evaluation of Speculative Multithreading with Selective Multi-Path Execution

Kanemitsu Ootsu, Tsutomu Yoshinaga, Takanobu Baba
Proc. of Workshop on Advances in Parallel and Distributed Computational Models
139-
2001



111 国際会議プロシーディングス等

Efficient Implementation of a Parallel Object-Oriented Language A-NETL on Multicomputers

Takanobu Baba, Tsutomu Yoshinaga, Yoshiyuki Iwamoto, Somchai Numprasertchai,
Norihito Saitoh, Kanemitsu Ootsu, Mitsutoshi Hori
Proc. France-Japan Workshop on Object-Based Parallel
and Distributed Computation, Object-Oriented Parallel and Distributed Programming
75-93
2000



112 国際会議プロシーディングス等

Performance Evaluation of the Recover-X Adaptive Router for 2D Torus Networks

T. Yoshinaga, M. Hayashi, M. Horita, S. Nakamura, K. Ootsu, and T. Baba
Proceedings of the World Multiconference on Systemics, Cybernetics and Informatics 2000
107-112
2000/08



113 国際会議プロシーディングス等

RecoverX : An Adaptive Router with Limited Escape Channels

T. Yoshinaga, M. Hayashi, M. Horita, S. Nakamura, K. Ootsu, and T. Baba
Proceedings of the Seventh International Conference on Parallel and Distributed Systems
272-279
2000/08



114 国際会議プロシーディングス等

Message Prediction and Speculative Execution of the Reception Process

Y. Iwamoto, K. Ootsu, T. Yoshinaga, and T. Baba
Proc. IASTED International Conference on Parallel and Distributed Computing and Systems '99
329-334
1999



115 国際会議プロシーディングス等

A Speculative Multithreading with Selective Multipath

K. Ootsu, W. Yoshinari, F. Furukawa, T. Yoshinaga and T. Baba
Proc. International Workshop on Innovative Architecture for Future Generation Parallel Processing and Systems
46-52
1999



116 国際会議プロシーディングス等

A Cost and Performance Comparison for Wormhole Routers based on HDL Designs

T. Yoshinaga, M. Hayashi, M. Horita, Y. Yamaguchi, K. Ootsu, and T. Baba
Proceedings of the 1998 International Conference on Parallel and Distributed Systems
375-382
1998



117 国際会議プロシーディングス等

Parallel Navigation in an A-NETL Bassed Parallel OODBMS

Lawrence Mutenda, Manabu Hiyama, Tsutomu Yoshinaga, Takanobu Baba
Proc. International Symposium on High Performance Computing, Lecture Notes in Computer Science
305-316
1997



118 国際会議プロシーディングス等

The A-NET Working Prototype: A Parallel Object-Oriented
Multicomputer with Reconfigurable Network

Takanobu Baba, Tsutomu Yoshinaga, Yoshiyuki Iwamoto, Daiki Abe
Proc. International Workshop on Innovative Architecture for Future Generation Parallel Processing and Systems, IEEE CS
40-49
1997



119 国際会議プロシーディングス等

Programming and Debugging for Massive Parallelism: The Case for a Parallel Object-Oriented Language A-NETL

Takanobu Baba, Tsutomu Yoshinaga, Takahiro Furuta
Proc. Workshop on Object-Based Parallel and Distributed Computation, Springer, Lecture Notes in Computer Science 1107
38-58
1995



120 国際会議プロシーディングス等

A-NETL: A Language for Massively Parallel Object-Oriented
Computing

Takanobu Baba, Tsutomu Yoshinaga
Proc. Massively Parallel Programming Models
98-105
1995



121 国際会議プロシーディングス等

A Parallel Object-Oriented Language A-NETL and Its Programming Environment

Tsutomu Yoshinaga, Takanobu Baba
The Fifteenth Annual International Computer Software & Applications Conference
459-464
1991



122 国際会議プロシーディングス等

A Network-Topology Independent Task Allocation Strategy for Parallel Computers

Takanobu Baba, Yoshifumi Iwamoto, Tsutomu Yoshinaga
Proc. Supercomputing '90
878-887
1990



123 国際会議プロシーディングス等

A Parallel Object-Oriented Total Architecture: A-NET

Takanobu Baba, Tsutomu Yoshinaga, Tohru Iijima, Yoshifumi Iwamoto
Proc. Supercomputing '90
276-285
1990



124 エッセー

活動60年を超えたコンピュータシステム研究会
単著
吉永努
電子情報通信学会情報・システムソサイエティ誌
19/ 1, 10-11
2014/05/01