論文
公開件数:58件
No. 種別 査読の有無 標題 単著・共著区分 著者 誌名 巻号頁 出版日 ISSN DOI URL
1 一般論文

Footprint-Based DIMM Hotplug
共著
S. Miwa, M. Ishihara, H. Yamaki, H. Honda, and M. Schulz
IEEE Transactions on Computers
69/ 2, 172-184
2020



2 一般論文

A Runtime Optimization Selection Framework to Realize Energy Efficient Network-on-Chip
共著
Y. He, M. Kondo, T. Nakada, H. Sasaki, S. Miwa, and H. Nakamura
IEICE Transactions on Information and Systems
E99-D/ 5, 1-10
2016



3 一般論文

Design Aid of Multi-core Embedded Systems with Energy Model
共著
T. Nakada, K. Okamoto, T. Komoda, S. Miwa, Y. Sato, H. Ueki, M. Hayashikoshi, T. Shimizu, H. Nakamura
情報処理学会論文誌コンピューティングシステム
7/ 3, 37-46
2014



4 一般論文

低CPU負荷を考慮したSTT-MRAMラスト・レベル・キャッシュの要求性能の解析
共著
有間英志,薦田登志矢,中田尚,三輪忍,野口絃希,野村久美子,安部恵子,藤田忍,中村宏
電子情報通信学会論文誌
J97-A/ 10, 629-647
2014



5 一般論文

Area-Efficient Microarchitecture of Reinforcement of Turbo Mode
共著
Shinobu Miwa, Takara Inoue, Hiroshi Nakamura
IEICE Transactions on Information and Systems
E97-D/ 5, 1196-1210
2014



6 一般論文

Evaluation of Core Hopping on POWER7
共著
Shinobu Miwa, Charles R. Lefurgy
ACM SIGMETRICS Performance Evaluation Review
special issue/ greenmetrics 2014, 11-16
2014



7 一般論文

実HPC環境におけるEEEの電力/性能評価
共著
三輪忍,會田翔,安島雄一郎,清水俊幸,安里彰,中村宏
情報処理学会論文誌コンピューティングシステム
7/ 4, 67-83
2014



8 一般論文

キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ
共著
有間英志,薦田登志矢,中田尚,三輪忍,中村宏
情報処理学会論文誌コンピューティングシステム
6/ 3, 118-130
2013



9 一般論文

Evaluation of a New Power-Gating Scheme Utilizing Data Retentiveness on Caches
共著
K. Kim, S. Takeda, S. Miwa, H. Nakamura
電子情報通信学会論文誌
E95-A/ 12, 2301-2308
2012



10 一般論文

A Fine-Grained Runtime Power/Performance Optimization Method for Processors with Adaptive Pipeline Depth
共著
J. Yao, S. Miwa, H. Shimada, S. Tomit
Journal of Computer Science and Technology
26/ 2, 292-301
2011



11 一般論文

Android端末におけるハードウェアによるJavaの高速化手法の提案
共著
太田淳,三輪忍,中條拓伯
情報処理学会論文誌コンピューティングシステム
42/ 3, 115-132
2011



12 一般論文

Evaluation of GPU-based Empirical Mode Decomposition for Off-line Analysis
共著
P. Waskito, S. Miwa, Y. Mitsukura, H. Nakajo
IEICE Transactions on Information and Systems
E94-D/ 12, 2328-2337
2011



13 一般論文

キャッシュを用いたレジスタ・マップ表の回路面積削減
共著
三輪忍,張鵬,横山弘基,堀部悠平,中條拓伯
情報処理学会論文誌コンピューティングシステム
3/ 3, 44-55
2010



14 一般論文

An Instruction Scheduler for Dynamic ALU Cascading Adoption
共著
J. Yao, K. Ogata, H. Shimada, S. Miwa, H. Nakashima, S. Tomita
情報処理学会論文誌コンピューティングシステム
2/ 2, 30-47
2009



15 一般論文

SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式
共著
小笠原嘉泰,三輪忍,中條拓伯
情報処理学会論文誌コンピューティングシステム
2/ 3, 12-25
2009



16 一般論文

A Dynamic Control Mechanism for Pipeline Stage Unification by Identifying Program Phases
共著
J. Yao, S. Miwa, H. Shimada, S. Tomita
IEICE Transactions on Information and Systems
E91-D/ 4, 1010-1022
2008



17 一般論文

小容量RAMを用いたオペランド・バイパスの複雑さの軽減手法
共著
三輪忍,一林宏憲,入江英嗣,五島正裕,富田眞治
情報処理学会論文誌コンピューティングシステム
48/ SIG13, 58-69
2007



18 一般論文

パス情報を用いた分岐フィルタ機構
共著
三輪忍,福山智久,嶋田創,五島正裕,中島康彦,森眞一郎,富田眞治
情報処理学会論文誌コンピューティングシステム
47/ SIG12, 108-118
2006



19 招待論文

Low-power cache memory with state-of-the-art STT-MRAM for high-performance processors
共著
S. Takeda, H. Noguchi, K. Nomura, S. Fujita, S. Miwa, E. Arima, T. Nakada, and H. Nakamura
The 12th International SoC Design Conference
153-154
2015



20 招待論文

Normally-Off Computing Project : Challenges and Opportunities
共著
H. Nakamura,T. Nakada,S. Miwa
The 19th Asia and South Pacific Design Automation Conference
special session 1S/ 1, 1-5
2014



21 国際会議プロシーディングス等

Evaluating the Impact of Energy Efficient Networks on HPC Workloads
共著
G. Georgakoudis, N. Jain, T. Ono, K. Inoue, S. Miwa, and A. Bhatele
26th IEEE International Conference on High Performance Computing, Data, and Analytics (HiPC)
1-10
2019



22 国際会議プロシーディングス等

Functionally-Predefined Kernel: a Way to Reduce CNN Computation
共著
Y. Inouchi, H. Yamaki, S. Miwa, and T. Tsumura
The 2019 IEEE Pacific Rim Conference on Communications, Computers and Signal Processing (PacRim 2019)
1-6
2019



23 国際会議プロシーディングス等

Multi-Level Packet Processing Caches
共著
K. Tanaka, H. Yamaki, S. Miwa, and H. Honda
The 2019 IEEE Symposium on Low-Power and High-Speed Chips and Systems (COOL Chips 22)
1-3
2019



24 国際会議プロシーディングス等

Optimizing Memory Hierarchy within an Internet Router for High-Throughput and Energy-Efficient Packet Processing
共著
K. Tanaka, H. Yamaki, S. Miwa, and H. Honda
ACM Student Research Competition (in conjunction with the 51st Annual ACM/IEEE International Symposium on Microarchitecture) (poster presentation)
poster
2018



25 国際会議プロシーディングス等

Data Prediction for Response Flows in Packet Processing Cache
共著
H. Yamaki, H. Nishi, S. Miwa, and H. Honda
2018 55th ACM/EDAC/IEEE Design Automation Conference
110
2018



26 国際会議プロシーディングス等

Run-Time DFS/DCT Optimization for Power-Constrained HPC Systems
共著
I. Miyoshi, S. Miwa, K. Inoue, and M. Kondo
The International Conference on High Performance Computing in Asia-Pacific Region
poster
2018



27 国際会議プロシーディングス等

Evaluation of Task Mapping on Multicore Neural Network Accelerators
共著
S. Shindo, M. Ohba, T. Tsumura, and S. Miwa
The 4th International Workshop on Computer Systems and Architectures
415-421
2016



28 国際会議プロシーディングス等

Initial Study of Reconfigurable Neural Network Accelerators
共著
M. Ohba, S. Miwa, S. Shindo, T. Tsumura, H. Yamaki, and H. Honda
The 7th International Workshop on Advances in Networking and Computing
poster, 707-709
2016



29 国際会議プロシーディングス等

Profile-Based Power Shifting in Interconnection Networks with On/Off Links
共著
S. Miwa, and H. Nakamura
The International Conference for High Performance Computing, Networking, Storage and Analysis
37:1-37:11
2015



30 国際会議プロシーディングス等

Memory Hotplug for Energy Savings of HPC systems
共著
S. Miwa, and H. Honda
The International Conference for High Performance Computing, Networking, Storage and Analysis
poster
2015



31 国際会議プロシーディングス等

Immediate Sleep: Reducing Energy Impact of Peripheral Circuits in STT-MRAM Caches
共著
E. Arima, H. Noguchi, T. Nakada, S. Miwa, S. Takeda, S. Fujita, and H. Nakamura
The 33rd IEEE International Conference on Computer Design
157-164
2015



32 国際会議プロシーディングス等

Runtime Multi-Optimizations for Energy Efficient On-chip Interconnections
共著
Y. He, M. Kondo, T. Nakada, H. Sasaki, S. Miwa, and H. Nakamura
The 33rd IEEE International Conference on Computer Design
484-487
2015



33 国際会議プロシーディングス等

Subarray Level Power-Gating in STT-MRAM Caches to Mitigate Energy Impact of Peripheral Circuits
共著
E. Arima, S. Miwa, T. Nakada, S. Takeda, H. Noguchi, S. Fujita, and H. Nakamura
2015 52nd ACM/EDAC/IEEE Design Automation Conference
poster
2015



34 国際会議プロシーディングス等

Fine-Grain Power-Gating on STT-MRAM Peripheral Circuits with Locality-aware Access Control
共著
E. Arima, T. Nakada, S. Miwa, S. Takeda, H. Noguchi, S. Fujita, and H. Nakamura
The Memory Forum
1-5
2014



35 国際会議プロシーディングス等

Data-aware Power Management for Periodic Real-time Systems with Non-Volatile Memory
共著
T. Nakada, T. Shigematsu, T. Komoda, S. Miwa, Y. Sato, H. Ueki, M. Hayashikoshi, T. Shimizu, and H. Nakamura
The 3rd IEEE Nonvolatile Memory Systems and Applications Symposium
1-6
2014



36 国際会議プロシーディングス等

Predict-more Router: A Low Latency NoC Router with More Route Predictions
共著
Y. He, H. Sasaki, S. Miwa, and H. Nakamura
The 3rd Workshop on Communication Architecture for Scalable Systems
842-850
2013



37 国際会議プロシーディングス等

D-MRAM Cache: Enhancing Energy Efficiency with 3T-1MTJ DRAM/MRAM Hybrid Memory
共著
H. Noguchi, K. Nomura, K. Abe, S. Fujita, E. Arima, K. Kim, T. Nakada, S. Miwa, and H. Nakamura
Design, Automation & Test in Europe
1813-1818
2013



38 国際会議プロシーディングス等

McRouter: Multicast within a Router for High Performance Network-on-Chips
共著
Y. He, H. Sasaki, S. Miwa, and H. Nakamura
The 22nd International Conference on Parallel Architectures and Compilation Techniques
319-329
2013



39 国際会議プロシーディングス等

Performance Modeling for Designing NoC-based Multiprocessors
共著
T. Nakada, S. Miwa, K. Yano, and H. Nakamura
IEEE International Symposium on Rapid System Prototyping
30-36
2013



40 国際会議プロシーディングス等

Integrating Multi-GPU Execution in an OpenACC Compiler
共著
T. Komoda, N. Maruyama, S. Miwa, and H. Nakamura
The 42nd International Conference on Parallel Processing
260-269
2013



41 国際会議プロシーディングス等

Performance Estimation of High Performance Computing Systems with Energy Efficient Ethernet Technology
共著
Shinobu Miwa, Sho Aita, Hiroshi Nakamura
International Conference on Energy-Aware High Performance Computing
1-8
2013



42 国際会議プロシーディングス等

Communication Library to Overlap Computation and Communication for OpenCL Application
共著
T. Komoda, S. Miwa, and H. Nakamura
The 17th International Workshop on High-Level Parallel Programming Models and Supportive Environment
560-566
2012



43 国際会議プロシーディングス等

A Novel Power-Gating Scheme Utilizing Data Retentiveness on Caches

K. Kim, S. Takeda, S. Miwa, and H. Nakamura
2012 Great Lakes Symposium on VLSI
91-94
2012



44 国際会議プロシーディングス等

Efficient Leakage Power Saving by Sleep Depth Controlling for Multi-mode Power Gating
共著
S. Takeda, S. Miwa, K. Usami, and H. Nakamura
The 13th International Symposium on Quality Electronic Design
627-634
2012



45 国際会議プロシーディングス等

Stepwise Sleep Depth Control for Run-Time Leakage Power Saving
共著
S. Takeda, S. Miwa, K. Usami, and H. Nakamura
2012 Great Lakes Symposium on VLSI
233-238
2012



46 国際会議プロシーディングス等

Extraction of horns in a noisy environment by EMD

M. Nakanishi, Y. Mitsukura, T. Tanaka, S. Miwa, and H. Nakajo
International Workshop on Nonlinear Circuits and Signal Processing
333-336
2010



47 国際会議プロシーディングス等

Parallelizing Hilbert-Huang Transform on GPU
共著
P. Waskito, S. Miwa, Y. Mitsukura, and H. Nakajo
The 2nd Workshop on Ultra Performance and Dependable Acceleration Systems
184-190
2010



48 国際会議プロシーディングス等

An Effective Replacement Policy Focusing on Lifetime of a Cache Line
共著
H. Yokoyama, Y. Horibe, P. Zhang, S. Miwa, and H. Nakajo
International Conference on Computer Design
146-152
2010



49 国際会議プロシーディングス等

Improving Effectiveness of Pipeline Stage Unification via ALU Cascading
共著
J. Yao, H. Shimada, K. Ogata, S. Miwa, and S. Tomita
12th IEEE Symposium on Low-Power and High-Speed Chips
423-436
2009



50 国際会議プロシーディングス等

Dynamic Switching Techniques of Accessing L1/L2 Cache on an SMT Processor
共著
Y. Ogasawara, P. Waskito, S. Miwa, and H. Nakajo
International Conference on Computer Design
171-177
2009



51 国際会議プロシーディングス等

Low-Complexity Bypass Network Using Small RAM
共著
Shinobu Miwa, Hironori Ichibayashi, Hidetsugu Irie, Masahiro Goshima, Hironori Nakajo, Shinji Tomita
International Conference on Computer Design
153-159
2008



52 国際会議プロシーディングス等

Optimal Pipeline Depth with Pipeline Stage Unification Adoption
共著
J.Yao, H. Shimada, S. Miwa, and S. Tomita
International Workshop on Advanced Low Power Systems
3-9
2007



53 国際会議プロシーディングス等

Three Quads : An Interconnection Network for Interactive Simulations
共著
T. Yoshimura, K. Saito, H. Shimada, S. Miwa, Y. Nakashima, S. Mori, and S. Tomita
Asian Simulation Conference 2006
362-366
2006



54 国際会議プロシーディングス等

An FPGA-based Visualization Accelerator : VisA Pro
共著
Symposium on VLSI (GLSVLSI'12) (poster presentation), pp.91-94 (May 2012).
S. Mori, D. Okamura, H. Shimada, S. Miwa, Y. Nakashima, and S. Tomita
International Symposium on Advanced Reconfigurable Systems
poster
2005



55 解説

SWoPP新潟2015開催報告
共著
山田 浩史,大川 猛,勝 康夫,三輪 忍,遠藤 敏夫,多田野 寛人,高宮 安仁,窪田 昌史,鯉渕 道絃,五島正裕
情報処理
56/ 12, 1220-1223
2015



56 解説

SWoPP新潟2014開催報告
共著
中島 耕太,勝 康夫,三輪 忍,高野 了成,岩下 武史,吉川 隆英,多田野 寛人,松谷 宏紀
情報処理
55/ 12, 1415-1418
2014



57 解説

ノーマリーオフコンピューティング ~期待と課題~
共著
中村宏,中田尚,三輪忍
情報処理
54/ 7, 654-660
2013



58 解説

編集にあたって
単著
三輪忍
情報処理
54/ 7, 652-653
2013